# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 62007150 A

(43) Date of publication of application: 14 . 01 . 87

(51) Int. CI

H01L 27/10 G11C 11/34

(21) Application number: 60144574

(22) Date of filing: 03 . 07 . 85

(71) Applicant:

**AGENCY OF IND SCIENCE &** 

**TECHNOL** 

(72) Inventor:

IKEDA HIROSHI KATO KOICHI


### (54) SEMICONDUCTOR MEMORY DEVICE


### (57) Abstract:

PURPOSE: To provide memory function in an MOS transistor itself by controlling the amplitude of a voltage applied to the gate and drain of an MOS transistor formed on an insulator.

CONSTITUTION: A sensing circuit 30 writes, erases and reads out information to control the amplitude and timing of a voltage applied to a gate 25 and a drain 23. The circuit 30 applies a voltage of the degree not generating an impact ionization to the drain 23 at writing time, applies a voltage of threshold value or higher to the gate 25, and then abruptly set the gate voltage to zero. It applies a voltage of the degree for generating impact ions to the drain 23 at erasing time, applies a voltage of threshold value of higher to the gate 25, and then abruptly sets the gate voltage to zero. It applies a gate voltage of threshold value or higher in the state that a voltage of the degree not generating an impact ionization is applied to the drain 23 at writing time.

COPYRIGHT: (C)1987,JPO&Japio





⑱日本国特許庁(JP)

10 特許出顧公告

母特 許 公 報(B2)

平5-87027

Mint CL.

建別配号

庁内整理番号

**999**公告 平成5年(1993)12月15日

H 01 L 27/108

8728-4M H 01 L 27/10

325 M

発明の数 1 (全4頁)

半導体装置における書込み、読出し方法 会発明の名称

金出

20特 图 860-144574 **●**公 開 昭62-7150

顧 昭60(1985)7月3日

@昭62(1987)1月14日

70発明者 池 Ħ 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合 研究所内

@発明者 加善 弘 一 神奈川県川崎市幸区小向東芝町 1 番地 株式会社東芝総合 研究所内

ては、

工業技術院長 東京都千代田区置が関1丁目3番1号 **670出版图人** 

審査官 後 谷 

特開 昭56-78156 (JP, A) **公**参考文献

特開 昭55-113359 (JP, A)

特開 昭54-5635 (JP, A)

1

## の特許請求の範囲

1 電気的に浮遊している一導電型の半導体層の 両端に該半導体層とは逆導電型の不純物層からな るソース・ドレインを形成し、且つ上記半導体層 上に絶縁層を介してゲート電極を形成してなる 5 Oxide Semiconductor) 等が開発されている。 MOSトランジスタにおいて、書込み時にはドレ インにインパクトイオン化の生じない程度の電圧 を印加しておき、ゲート電圧をしきい値以上の電 圧から急激に零にし、消去時にはドレインにイン き、ゲート電圧をしきい値電圧以上の電圧から急 激に零にし、読出し時にはドレインにインパクト イオン化の生じない程度の電圧を印加しておき、 ゲートにしきい館以上の電圧を印加した後、しき い値以下の電圧を印加することを特徴とする半導 15 あり、製造コストが増大する等の問題があつた。 体装置における書込み、読出し方法。

#### 発明の詳細な説明

#### 〔発明の技術分野〕

本発明は、半導体記憶装置に係わり、特に絶縁 体上の半導体層中に形成されるMOSトランジス 20 換え可能な半導体装置の書込み、読出し方法を提 タを用いた半導体装置の書込み、読出し方法に関 する。

### [発明の技術的背景とその問題点]

従来、情報の書換え可能な半導体配管業子とし

2

FAMOS(Floating Gate Avalanche Injection MOS), SAMOS(Stacked Gate Avalanche Injection MOS), MNOS(Metal Nitride

しかしながら、この種の半導体記憶素子にあつ ては次のような問題があつた。即ち、ゲート電極 を絶縁膜の中に封じ込める構造であったり、ゲー ト電極下の絶縁膜を多層構造としたり、或いは2 パクトイオン化の生じる程度の電圧を印加してお 10 重電振構造を用いる必要があるため、構成が複雑 であり、通常のMOSFETに比べてその製作が非 常に面倒である。また、情報の書込み時に高いゲ ート電圧を必要とし、そのための回路が必要であ つたり、高耐圧のトランジスタを使用する必要が 〔発明の目的〕

> 本発明は上記事情を考慮してなされたもので、 その目的とするところは、絶縁体上に形成される MOSトランジスタを利用して、簡単な構造で書 供することにある。

## (発明の概要)

本発明の骨子は、1個のMOSトランジスタで 1この記憶素子を実現することにあり、絶縁体上 に形成されるMOSトランジスタのゲート及びド レインに印加する電圧の大きさを制御することに より、MOSトランジスタ自体に記憶機能を持た せることにある。

半導体配憶装置において、電気的に浮遊している 一導電型の半導体層の両端に該半導体層とは逆導 電型の不純物層からなるソース・ドレインを形成 し、且つ上記半導体層上に絶縁層を介してゲート 書込み時にはドレインにインパクトイオン化の生 じない程度の電圧を印加しておき、ゲート電圧を しきい値以上の電圧から急激に零にし、消去時に はドレインにインパクトイオン化の生じる程度の の電圧から急激に零にし、読出し時にはドレイン にインパクトイオン化の生じない程度の電圧を印 加しておき、ゲートにしきい値以上の電圧を印加 した後、しきい値以下の電圧を印加するようにし たものである。

#### (発明の効果)

本発明によれば、1個のMOSトランジスタで 1個の配位素子を実現することができる。このた め、構造が簡単となり、従来装置よりも安備に製 造することができる。さらに、高い電圧を必要と 25 て機能するものとなつている。 せず、そのための回路対策及び案子対策も必要と なり、このことからも製造コストの低減化に有効 である。

### (発明の実施例)

明する。

第1図は本発明の一実施例に係わる半導体記憶 装置を示す策略構成図である。絶縁体10上に形 成されたP型シリコン層(浮遊基板)21にN型 2,23を形成し、さらにゲート酸化膜24を介 してゲート電極25を形成してなるMOSトラン ジスタ20が構成されている。ここで、シリコン 暦21は、SiOs膜等の絶縁体18上に多結晶や ールによつて該膜を単結晶化して形成されたもの である。そして、このシリコン層21は、浮遊状 態となつている。

上記MOSトランジスタ20のソース22は接

地され、ドレイン23及びゲート電極25はセン ス回路30に接続されている。センス回路30 は、MOSトランジスタ20に対し情報の書込み、 **稍去及び読出しを行うもので、ゲート25及びド** 即ち本発明は、情報の書込み及び読出しを行う 5 レイン23に印加する電圧の大きさ及びタイミン グ等を制御するものとなつている。

ここで、センス回路30においては、情報の書 込み時及び消去時に次のような電圧を発生する。 書込み時は、第2図(a)に示す如くドレイン2 電極を形成してなるMOSトランジスタにおいて、 *10*~3 にインパクトイオン化の生じない程度の電圧を 印加しておき、ゲート25にしきい値以上の電圧 を印加した後、このゲート電圧を急激に零にす る。消去時は、第2図(b)に示す如くドレイン 23にインパクトイオンが生じる程度の電圧を印 電圧を印加しておき、ゲート電圧をしきい値以上 15 加しておき、ゲート25にしきい値以上の電圧を 印加した後、このゲート電圧を急激に零にする。 また、読込み時には、ドレイン23にインパクト イオンの生じない程度の電圧を印加した状態でし きい値以上のゲート電圧を印加するものとなって 20 いる。

> なお、上記のMOSトランジスタ20は通常の 半導体メモリ素子と同様に、マトリックス状に配 列し、ゲート及びドレインをそれぞれワード線及 びピット線に接続することにより、記憶回路とし

> 次に、上記構成された半導体記憶装置の作用に ついて説明する。

まず、情報を春込む場合は、ソース22を接地 し、ドレイン23にインパクトイオン化の生じな 以下、本発明の詳細を図示の実施例によつて説 30 い程度の低い正電圧(例えば0.5V)を加えた後、 ゲート電極25にしきい値電圧以上の正の電圧 (例えば5V)を加えて浮遊基板21の絶縁膜24 下にチャネルを作り、その後急激にゲート電圧を しきい値以下に低下させる。このようにゲート電 不純物をドーピングしてソース・ドレイン領域2 35 圧を急激に低下させると、チャネル内の電子がソ ース・ドレインに吸収されることになり、チャネ ル・基板間の容量結合のため、浮遊基板21の電 位が下がる。すると、ソース・ドレインより供給 される電子と浮遊基板21内の正孔とが、熱的に 非晶質のシリコン膜を堆積した後に、ピームアニ 40 対消滅を起こし、浮遊基板21内の正孔濃度が薄 くなり、ソース22に対して浮遊基板21が急激 に負にパイアスされたまま保持される。この状態 は、MOSトランジスタ20にパツクパイアスが 加わつた状態で、負にバイアスされるとしきい値 電圧が上がり、ドレイン電流を測定すると、浮遊 **基板21がソース22と同電位のとき、即ち半導** 体配位素子(MOSトランジスタ20)に情報が 書込まれていないときに比べて少ない電流しか流 れない。

半導体記憶素子に記憶された情報を消去させる 場合は、光を照射して浮遊基板21内に電子・正 孔対を生成させ、浮遊基板21内の正孔の数を元 に戻すか、或いはドレイン23にインパクトイオ その後ゲート電圧を加えて急激にしきい値以下に すると、インパクトイオン化のための正孔が浮遊 基板21に多く溜まる。

半導体記憶素子に書込まれた情報を読出す場合 を予めある電圧 (例えば25V) に充電しておく。 その後、ゲート電圧25の電圧をしきい値電圧以 上に上げると、ドレイン電流が流れる。この時、 ピット線の電位はインパクトイオン化が生じない 程度の電位に充電されているので、次にゲート電 20 る。 極25をしきい値電圧以下にして読出しが終わる と、浮遊基板21は負にパイアスされたまま情報 が残る。浮遊基板21がパイアスされていない時 は、ゲート電極25の電位を上げると電子が浮遊 基板21内に流れ、正孔が下に押し下げられ、浮 25 でドレイン及びゲートに印加する電圧を示す信号 遊某板電位が上がり、しきい値電圧が下がつて多 いドレイン電流が流れる。この時には、ピット線 をセンスして、インパクトイオン化が起こる程度 の電位にする。そうすると、浮遊基板21はゲー を終了すると、正孔が多数残り情報が保持され る。

かくして本実施例によれば、MOSトランジス タ20に記憶素子の機能を持たせることができ る。即ち1個のMOSトランジスタから1個のメ モリ案子を実現することができる。しかも、 5 MOSトランジスタ20の構造は通常のトランジ

6

スタ構造と同様でよく、また高い電圧を用いる必 要もないので、その製造が容易であり、製造コス トの大幅な低減化をはかり得る。

なお、本発明は上述した実施例に限定されるも ン化を起こす程度の電圧 (例えば5V) を加え、10 のではない。例えば、前記MOSトランジスタは N型に限るものではなく、P型であつてもよい。 さらに、シリコン層はSiOa等の非晶質絶縁体上 に形成されたもの (SOI) ではなく、サフアイア 等の単結晶絶縁体上に形成されたもの(SOS)で は、ドレイン23をピツト線に接続し、ピツト線 15 あつてもよい。また、MOSトランジスタのゲー ト及びドレイン等に印加するパイアス条件等は、 使用するMOSトランジスタの特性に応じて適宜 変更可能である。その他、本発明の要旨を逸脱し ない範囲で、種々変形して実施することができ

#### 数面の簡単な説明

第1図は本発明の一実施例に係わる半導体記憶 装置を示す概略構成図、第2図a。 b は上記装置 に用いたセンス回路の作用を説明するためのもの 波形図である。

**10……絶縁体,28……**N型MOSトランジ スタ、21 ······P型シリコン層 (浮遊基板)、2 2……ソース、23……ドレイン、24……ゲー ト電艦25の電位を再びしきい値より下げ読出し 30 ト酸化膜、25……ゲート電極、30……センス 回路。

